选择题:下列代码实现的功能为:t = a ~^ k; 题目分类:中国大学MOOC慕课 题目类型:选择题 查看权限:VIP 题目内容: 下列代码实现的功能为t = a ~^ k; A.t=akB.t=a同或BC.t=a异或bD.t左移ak位 参考答案:
module andd(A,B,Q); output Q ; input A,B; reg Q; always @(A module andd(A,B,Q); output Q ; input A,B; reg Q; always @(A,B)if(A==0)if(B==0)Q=0; else Q=1;endmodule其中,else Q=1;与哪句语 分类:中国大学MOOC慕课 题型:选择题 查看答案
不完整的条件语句的描述,是Verilog描述时序电路的途径之一。 不完整的条件语句的描述,是Verilog描述时序电路的途径之一。这是一个关于语句 时序 EDA技术与Verilog的相关问题,下面我们来看 分类:中国大学MOOC慕课 题型:选择题 查看答案