题目内容：
A.信号声明缺少分号。B.错将设计文件存入了根目录，并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
参考答案：
选择题：VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaration must have ‘;’,but found begin inst
- 题目分类：西安电子科技大学
- 题目类型：选择题
- 查看权限：VIP
Altera公司开发的开发软件为
Altera公司开发的开发软件为
在VHDL语言编写的程序中,注释使用( )符号。
在VHDL语言编写的程序中,注释使用( )符号。
VHDL常用的库是( )标准库。
VHDL常用的库是( )标准库。
因为没有(),UDP被认为是无连接的运输协议。
因为没有(),UDP被认为是无连接的运输协议。
在VHDL中,用语句( )表示检测clock的上升沿。
在VHDL中,用语句( )表示检测clock的上升沿。